Schlagwort: Mikroarchitektur

Kategorien
Der Tag im Überblick: Alle Meldungen

AMD bestätigt in Roadmap die Verkleinerung von Zen 4 auf den 4nm-Knoten

AMD

AMD bestätigt in seiner neuesten Roadmap die optische Verkleinerung von Zen 4 auf den 4nm-Knoten

AMD hat auf dem Launch-Event der Ryzen 7000-Serie seine Roadmap für die CPU-Architektur der nahen Zukunft vorgestellt und bestätigt, dass die „Zen 4“-Mikroarchitektur, die sich derzeit noch auf dem 5-nm-Foundry-Knoten befindet, in naher Zukunft eine optische Verkleinerung auf den 4-nm-Prozess erfahren wird. Dies muss nicht unbedingt auf eine neue Generation von CCD (CPU Complex Die) auf 4 nm hindeuten, es könnte sogar ein monolithischer mobiler SoC auf 4 nm sein, oder vielleicht sogar „Zen 4c“ (hohe Kernzahl, niedrige Taktrate, für Cloud-Computing); aber es schließt die Möglichkeit eines 4 nm CCD nicht aus, das das Unternehmen sowohl für seine Unternehmens- als auch für seine Client-Prozessoren verwenden kann.

 

Zen4

 

Das letzte Mal, dass AMD zwei Foundry-Knoten für eine einzige Generation der „Zen“-Architektur verwendet hat, war beim ursprünglichen „Zen“ (der ersten Generation), der auf dem 14-nm-Knoten debütierte, aber auf dem 12-nm-Knoten optisch verkleinert und verfeinert wurde, wobei das Unternehmen diese Entwicklung als „Zen+“ bezeichnete. Die Desktop-Prozessoren der Ryzen 7000-Serie sowie die kommenden EPYC „Genoa“-Serverprozessoren werden mit 5-nm-CCDs ausgeliefert, die AMD in seiner Roadmap vermerkt hat. Chronologisch daneben stehen „Zen 4“ mit 3D-Vertical-Cache (3DV-Cache) und der „Zen 4c“. Das Unternehmen plant „Zen 4“ mit 3DV Cache sowohl für seine Server- als auch für seine Desktop-Sparte. Im weiteren Verlauf der Roadmap, gegen 2024, wird das Unternehmen die künftige „Zen 5“-Architektur auf demselben 4-nm-Knoten vorstellen, die sich bei bestimmten Varianten zu 3 nm weiterentwickeln wird.

 

Quelle: AMD Confirms Optical-Shrink of Zen 4 to the 4nm Node in its Latest Roadmap | TechPowerUp

Kategorien
Der Tag im Überblick: Alle Meldungen

Robuste Fanless-PCs basierend auf der „Jasper Lake“ Mikroarchitektur

Elmshorn, Deutschland, 2021-11-16 – Mini-PC-Pionier Shuttle bringt aktuell zwei platzsparende Barebones im 1,3-Liter-Format in den Handel, die sich auch außerhalb des gewohnten Büroumfeldes wohlfühlen. Hinter den Modellbezeichnungen DL20N und DL20N6 verbergen sich lüfterlose Barebones der „XPC slim“-Familie in zwei Leistungsklassen.

– Für den Dauerbetrieb geeignet
– Drei unterschiedliche Monitoranschlüsse
– WLAN- und 4G-Option
– Umfangreiches Zubehörsortiment

Die Variante DL20N arbeitet mit einem Intel Celeron N4505 Dual-Core-Prozessor. Das DL20N6 von Shuttle unterscheidet sich durch einen Intel Pentium Silver N6005 Prozessor mit vier CPU-Kernen. Das passende Modell kann entsprechend den Anforderungen des Projektes gewählt werden.



„Shuttle Barebones dieser Bauform, etwa der Vorgänger DL10J, werden überraschenderweise auch dort eingesetzt, wo wir es nicht unbedingt erwartet hätten“, erklärt Tom Seiffert, Head of Marketing & PR bei der Shuttle Computer Handels GmbH. „Ihre Flexibilität und Zuverlässigkeit macht sie ideal für Kiosk-, Steuerungs- und Digital Signage-Anwendungen.“

Die geräuschlosen und wartungsarmen Mini-PCs verfügen über jede Menge praktische Anschlüsse. Dazu zählen drei verschiedene Monitoranschlüsse, COM-Ports und USB 3.2 Gen 2 mit 10 Gbit. Beide Varianten können auch aus der Ferne gestartet sowie mit einem 4G-Modul ausgerüstet werden. Das flache Stahlgehäuse der Geräte bietet Platz für bis zu 16 GB RAM, ein 2,5″-Laufwerk und zeitgleich eine NVMe-SSD im M.2-2280-Slot.

Optional als Zubehör verfügbar sind Standfüße für den vertikalen Betrieb (PS02), ein Anschlusskabel für den Remote-Power-On-Anschluss (CXP01), ein WLAN/Bluetooth-Modul (WLN-M), ein 19″/2HE-Montagerahmen (PRM01), ein Hutschienen-Montage-Kit (DIR01) sowie ein LTE-Kit für den 2,5″-Schacht (WWN03).

Die unverbindliche Preisempfehlung von Shuttle für das XPC Barebone DL20N liegt bei 275,- Euro und für das XPC Barebone DL20N6 bei 334,- Euro (inkl. 19% MwSt.). Mit Veröffentlichung dieser Pressemitteilung sind beide Modelle im Handel erhältlich.

Kategorien
Der Tag im Überblick: Alle Meldungen

AMD „Zen 3+“ Mikroarchitektur mit 3D Vertical Cache Technologie

AMD-CEO Dr. Lisa Su hat in ihrer Computex 2021 Keynote detailliert beschrieben, was unter der „Zen 3+“ Mikroarchitektur zu verstehen ist. AMD hat zusammen mit TSMC eine neue Die-on-Die-3D-Stacking-Technologie entwickelt, bei der TSVs (Through-Silicon-Vias) und strukturelles Siliziumsubstrat verwendet werden, um einen 64-MB-SRAM über dem „Zen 3“-Cache zu platzieren, der als 3D Vertical Cache bezeichnet wird. Dieser Cache-Die sitzt direkt über dem Bereich, in dem sich der CCD-eigene 32 MB L3-Cache befindet, während der Höhenunterschied zwischen den beiden Dies durch strukturelles Silizium ausgeglichen wird. Zu diesem Zeitpunkt wissen wir nicht, wie die Cache-Hierarchie verändert wird, ob der 64 MB große Add-On-Cache an den On-Die-L3-Cache angrenzt oder ob es sich um einen zusätzlichen L4-Cache handelt. Damit springt die gesamte Cache-Menge des CCD auf 100 MB (4 MB L2-Caches + 32 MB L3-Cache + 64 MB 3D Vertical Cache).

AMD hat einige verblüffende Behauptungen über die Leistungsauswirkungen der 3D Vertical Cache Technologie aufgestellt. Es wird behauptet, dass sich die Spieleleistung um durchschnittlich 15 % verbessert, was an und für sich schon einem Leistungssprung einer ganzen Generation gleichkommt. Mit diesen Zuwächsen hofft AMD, den Rückstand der „Zen 3“-Mikroarchitektur gegenüber Intels „Rocket Lake-S“ bei der Spieleleistung aufzuholen. Die ersten Prozessoren, die die 3D-Vertical-Cache-Technologie implementieren, werden Ende 2021 eintreffen, was bedeutet, dass es sich dabei sehr gut um die Desktop-Prozessoren der Ryzen-6000-Serie handeln könnte, so dass die Ryzen-7000-Serie auf der 5-nm-„Zen 4“-Mikroarchitektur basiert und auf dem Weg zu einer Veröffentlichung im Jahr 2022 ist.
 
 
Wie AMD plant, diese aktualisierten Dies auf das Client-Ökosystem zu bringen, bleibt ein Geheimnis. Der Prototyp, den Dr. Su in ihrer Keynote zeigte, scheint eindeutig Sockel AM4 zu sein. Wenn der neue Sockel AM5 noch in diesem Jahr erscheinen soll, ist es sehr wahrscheinlich, dass diese „Zen 3 + 3D VC“ CCDs mit einem aktualisierten cIOD (Client I/O Die) gepaart werden, der DDR5-Speicher unterstützt.
 
 
 



Quelle: AMD „Zen 3+“ Microarchitecture is „Zen 3“ with 3D Vertical Cache Technology, 15% Gaming Perf Gain
 
 
Kategorien
Der Tag im Überblick: Alle Meldungen

AMD arbeitet bereits an der „Zen 5“-Mikroarchitektur

AMD hat am späten Montag ein Video mit Schlüsselpersonen veröffentlicht, die mit der erfolgreichen Ryzen-Prozessorfamilie des Unternehmens in Verbindung stehen. Mike Clark sagte, dass er „bereits an Zen 5 arbeitet“. Nach der AMD-Namenskonvention steht die Zahl neben „Zen“ für die größte Generation von Mikroarchitekturen seit „Zen“ und jedes „+“ nach der Zahl für die Verfeinerung zu einem neueren Silizium-Fertigungsknoten. „Zen+“ zum Beispiel ist eine Verfeinerung von „Zen 1“ auf den neueren 12-nm-Prozess und erlaubt es den AMD-Ingenieuren, kleinere Verbesserungen ohne größere Designänderungen vorzunehmen.

Andererseits bietet „Zen 2“ AMD die Möglichkeit, größere Designänderungen (z.B. „mehr als 4 Kerne pro CCX“) oder sogar Verbesserungen im Kern selbst vorzunehmen. „Zen 5“ ist damit die fünfte große Chance der Mikroarchitektur seit „Zen“, obwohl es verfrüht wäre, sie „6. Generation Ryzen“ zu nennen, da es zwischen „Zen +“ und „Zen 5“ mehrere „+“ Lücken geben könnte. Um sicherzustellen, dass Clarks Worte nicht für einen Versprecher gehalten werden, kommentierte AMD sogar „Ja, er sagte Zen 5, siehe Endnote“ und bestätigte in der Endnote, dass „Zen 5“ ein echter interner Codename für eine Mikroarchitektur ist, an der AMD arbeitet.

Ryzen™ Processors: One Year Later

Quelle: AMD Works on „Zen 5“ Micro-architecture Already

Die mobile Version verlassen