Alle Intel CPU-Mikroarchitekturen seit 2013 sind anfällig für eine neue Klasse von „Zombieload“-Angriffen. Bekannt ist diese Sicherheitslücke als „Zombieload v2“ (CVE-2019-11135). Dies ist die fünfte Art der Schwachstelle bei der mikroarchitektonischen Datenerfassung (MDS). Die vier bereits offenbarten Schwachstellen sind seit Q2-2019 gepatcht. Die Schwachstelle ist von den Personen, die sie entdeckt haben, geheim gehalten, da Intel noch keinen Schutz gegen sie entwickelt hat. Es gibt keine Abwehrmaßnahmen auf Hardwareebene. Intel hat eine Abschwächung auf Firmware-Ebene veröffentlicht, die von Mainboard-Herstellern als BIOS-Updates aufgespielt wird. Möglich ist auch ein Fix von Betriebssystemanbietern per Mikrocode Update. Intels „Cascade Lake“ gilt als immun gegen Zombieload. Allerdings wird berichtet, dass „Zombieload v2“-Angriffe auf einem „Cascade Lake“ basierenden Server oder HEDT gefährden können, der nicht gepatcht ist.
„Zombieload v2“ ist eine Ausnutzung der Asynchronous Abort Operation von Transactional Synchronization Extensions (TSX).Es tritt auf, wenn Malware Lesevorgangskonflikte innerhalb der CPU erzeugt. Dadurch gehen Daten verloren, was sonst noch verarbeitet wird. „Der Hauptvorteil dieses Ansatzes besteht darin, dass er auch auf Maschinen mit Hardware-Fixes für Meltdown funktioniert, die wir auf einem i9-9900K und Xeon Gold 5218 verifiziert haben“, so die neueste Version des Zombieload-Whitepapers, das mit Informationen zu „Zombieload v2“ aktualisiert wurde. TSX ist Voraussetzung für „Zombieload v2“, und alle Intel-Mikroarchitekturen seit „Haswell“ verfügen darüber. AMD-Prozessoren sind von Natur aus immun gegen „Zombieload v2“, da ihnen TSX fehlt. Intel spielte den Schweregrad oder die Prävalenz von „Zombieload v2“ herunter. Versandte Mikrocode-Updates sind dennoch als kritisch markiert.
„Intel TSX unterstützt atomare Speichertransaktionen, die entweder committed oder abgebrochen werden. Wenn eine Intel TSX-Speichertransaktion entweder synchron oder asynchron abgebrochen wird, werden alle früheren Speicherschreiboperationen innerhalb der Transaktion vor dem Transaktionsstart in den Zustand zurückgesetzt. Während ein asynchroner Abbruch (TAA) von Intel TSX ansteht, können bestimmte noch nicht abgeschlossene Lasten innerhalb der Transaktion Daten aus mikroarchitektonischen Strukturen lesen und spekulativ an abhängige Operationen übergeben werden. Dies kann zu mikroarchitektonischen Nebenwirkungen führen, die später gemessen werden können, um den Wert der Daten in den mikroarchitektonischen Strukturen abzuleiten.“
