Kategorien
Der Tag im Überblick: Alle Meldungen

Rambus erweitert Chipsatz für moderne Rechenzentrumsspeichermodule mit DDR5-Server-PMICs

Rambus Inc. (NASDAQ: RMBS), ein führender Anbieter von Chips und Silizium-IP, der Daten schneller und sicherer macht, gab heute die Verfügbarkeit seiner neuen Familie von hochmodernen DDR5-Server-Power-Management-ICs (PMICs) bekannt, darunter ein branchenführender Baustein für extreme Strombelastungen für Hochleistungsanwendungen. Mit dieser neuen Familie von Server-PMICs bietet Rambus Modulherstellern einen kompletten DDR5-RDIMM-Speicherschnittstellen-Chipsatz, der eine breite Palette von Anwendungsfällen in Rechenzentren unterstützt.

 

Rambus DDR5

 

„Fortschrittliche Rechenzentrums-Workloads wie generative KI erfordern Server-RDIMMs mit höchster Bandbreite und Kapazität, die auf den ständig steigenden Speicherbedarf einer wachsenden Datenpipeline zugeschnitten sind“, sagte Sean Fan, Chief Operating Officer bei Rambus. „Mit dieser neuen Familie von Server-PMICs erweitern wir unsere Basistechnologie und bieten unseren Kunden einen umfassenden Speicherschnittstellen-Chipsatz, der mehrere DDR5-Serverplattformgenerationen unterstützt.“

„DDR5-Speichermodule enthalten neue Chiptechnologien, die eine höhere Speicherleistung innerhalb des angestrebten Stromverbrauchs ermöglichen“, so Soo-Kyoum Kim, VP, Memory Semiconductors bei IDC. „Rambus, ein bewährter Serienlieferant von On-Module-Speicherschnittstellenchips, ist bereit, die entscheidenden PMIC-Komponenten für die Hersteller von DDR5-Speichermodulen zu liefern.“

 

Rambus DDR5

 

Der PMIC ist eine wichtige Komponente in der DDR5-Speicherarchitektur, die mehr Speicherkanäle, Module mit höherer Kapazität und größerer Bandbreite ermöglicht. Die Rambus-DDR5-Server-PMIC-Familie umfasst Produkte für die JEDEC-Spezifikationen Extremstrom (PMIC5020), Hochstrom (PMIC5000) und Schwachstrom (PMIC5010). Der branchenführende Rambus PMIC5020 wird künftige Generationen von DDR5-RDIMMs ermöglichen, die neue Maßstäbe für Leistung und Kapazität setzen. Diese neue Familie von Rambus-Server-PMICs bildet zusammen mit den DDR5-RCD-, SPD-Hub- und Temperatursensor-ICs von Rambus einen kompletten Speicherschnittstellen-Chipsatz für eine breite Palette von DDR5-RDIMM-Konfigurationen und Anwendungsfällen. Mit mehr als 30 Jahren Erfahrung im Bereich Hochleistungsspeicher bietet Rambus RDIMM-Herstellern eine zentrale Anlaufstelle für DDR5-Speicherschnittstellenchips, die ein Höchstmaß an Validierungssicherheit bietet und die Markteinführung beschleunigt.

Verfügbarkeit
Die DDR5 PMIC5020, PMIC5000 und PMIC5010 von Rambus sind ab sofort erhältlich.

 

 

Quelle: Rambus Expands Chipset for Advanced Data Center Memory Modules with DDR5 Server PMICs | TechPowerUp

Kategorien
Der Tag im Überblick: Alle Meldungen

AMD Radeon RX 7900 XTX an der Spitze des RDNA3-Kaders?

AMD bringt Berichten zufolge die Markenerweiterung „XTX“ zurück zu den Haupt-Marketing-Namen seiner kommenden Radeon RX 7000-Serien SKUs. Bisher hatte das Unternehmen die Bezeichnung „XTX“ für den internen Gebrauch reserviert, um SKUs zu bezeichnen, die die gesamte verfügbare Hardware auf einem bestimmten Silizium ausreizen. Mit der RX 7000-Serie wird die RDNA3-Grafikarchitektur der nächsten Generation eingeführt und das Chiplet-Gehäusedesign des Unternehmens in den Client-Grafikbereich eingeführt. Der „Navi 31“-Grafikprozessor der nächsten Generation wird wahrscheinlich der erste seiner Art sein: Multi-Chip-Modul (MCM)-Grafikprozessoren sind zwar nicht neu, aber dies wäre das erste Mal, dass mehrere Logikchips in einem einzigen Gehäuse für Client-Grafikprozessoren untergebracht werden. AMD hat bereits viel Erfahrung mit MCM-Grafikprozessoren, aber dabei handelt es sich um einzelne Logikchips, die von Speicherstacks umgeben sind. „Navi 31“ verwendet mehrere Logikchips auf einem Gehäuse, das dann wie jede andere Client-GPU mit herkömmlichen diskreten GDDR6-Speicherbausteinen verdrahtet ist.

Gerüchten zufolge verfügt die Radeon RX 7900 XTX über 12.288 Stream-Prozessoren, wahrscheinlich auf zwei Logik-Kacheln verteilt, die die SIMD-Komponenten enthalten. Gerüchten zufolge werden diese Kacheln auf dem TSMC N5 (5 nm EUV) Foundry-Prozess hergestellt. Die Display CoreNext (DCN)- und Video CoreNext (VCN)-Komponenten sowie die GDDR6-Speicher-Controller werden auf separaten Chiplets gebaut, die wahrscheinlich auf TSMC N6 (6 nm) gefertigt werden. Der „Navi 31“ hat eine 384-Bit breite Speicherschnittstelle. Es handelt sich um 384-Bit und nicht um „2x 192-Bit“, weil die Logikkacheln keine eigenen Speicherschnittstellen haben, sondern auf Speichercontroller-Kacheln angewiesen sind, die von den beiden Logikkacheln gemeinsam genutzt werden, ähnlich wie eine Dual-Channel-DDR4-Speicherschnittstelle, die von den beiden 8-Core-CPU-Chiplets eines Ryzen 5950X-Prozessors gemeinsam genutzt wird.

 

AMD Radeon RX 7900 XTX

 

Die RX 7900 XTX verfügt über 24 GB GDDR6-Speicher über eine 384 Bit breite Speicherschnittstelle. Dieser Speicher läuft mit einer Geschwindigkeit von 20 Gbps, was eine rohe Speicherbandbreite von 960 GB/s bedeutet. Es wird erwartet, dass AMD auch große On-Die-Caches einsetzt, die es Infinity Cache nennt, um das Speicher-Subsystem der GPU weiter zu optimieren. Der interessanteste Aspekt dieses Gerüchts ist der typische Leistungswert der Karte von 420 W. Technisch gesehen ist dies in der gleichen Liga wie der 450 W typische Grafikleistungswert der GeForce RTX 4090. Seit der Ankündigung der Ryzen 7000er-Desktop-Prozessoren Anfang des Jahres wird spekuliert, dass AMD bei den Radeon RX 7000er-GPUs auf den 12+4-poligen ATX 12VHPWR-Stromanschluss verzichten wird und das Referenzdesign-Board wahrscheinlich bis zu drei herkömmliche 8-polige PCIe-Stromanschlüsse hat. Für eine RTX 4090 müssen Sie auf jeden Fall vier 8-polige Anschlüsse erübrigen.

AMDs zweitbeste SKU, die auf dem „Navi 31“ basiert, wird voraussichtlich die RX 7900 XT sein, mit weniger Stream-Prozessoren – wahrscheinlich 10.752. Die Speichergröße wird auf 20 GB reduziert und die Speicherschnittstelle auf 320 Bit verengt, was bei einer Speichergeschwindigkeit von 20 Gbit/s eine Bandbreite von 800 GB/s ergibt. Dem Trend folgend, dass AMDs zweitgrößter Grafikprozessor nur halb so viele Stream-Prozessoren hat wie der größte (z. B. hat der „Navi 22“ 2.560 gegenüber den 5.120 des „Navi 21“), wird der „Navi 32“-Chip wahrscheinlich eine dieser 6.144-SP-Logikkacheln und eine schmalere Speicherschnittstelle haben.

 

Quelle: AMD Radeon RX 7900 XTX to Lead the RDNA3 Pack? | TechPowerUp

Kategorien
Der Tag im Überblick: Alle Meldungen

Rambus liefert PCIe 6.0-Controller für Rechenzentren der nächsten Generation

Rambus Inc., ein führender Anbieter von Chips und Silizium-IP-Technologie, die Daten schneller und sicherer macht, gab heute die Verfügbarkeit seines PCI Express (PCIe ) 6.0-Controllers bekannt. Die PCIe-Spezifikation ist der bevorzugte Interconnect für eine Vielzahl von datenintensiven Märkten, darunter Rechenzentren, KI/ML, HPC, Automotive, IoT, Verteidigung und Luft- und Raumfahrt. Der Rambus PCIe 6.0-Controller wurde im Hinblick auf Stromverbrauch, Fläche und Latenz optimiert und bietet Datenübertragungsraten von bis zu 64 Gigatransfers pro Sekunde (GT/s) für Hochleistungsanwendungen. Darüber hinaus bietet der Controller modernste Sicherheit mit einer IDE-Engine (Integrity and Data Encryption), die PCIe-Verbindungen überwacht und vor physischen Angriffen schützt.

 

 

„Die rasante Entwicklung von KI/ML und datenintensiven Workloads erfordert, dass wir weiterhin Lösungen für höhere Datenraten mit klassenbester Latenz, Leistung und Fläche anbieten“, sagte Sean Fan, Chief Operating Officer bei Rambus. „Als jüngste Ergänzung unseres Portfolios an branchenführender Schnittstellen-IP bietet unser PCIe 6.0-Controller den Kunden eine einfach zu integrierende Lösung, die sowohl Leistung als auch Sicherheit für fortschrittliche SoCs und FPGAs bietet.“

Zu den wichtigsten Merkmalen des PCIe 6.0-Controllers von Rambus gehören:

  • Unterstützt die PCIe 6.0-Spezifikation, einschließlich 64 GT/s-Datenrate und PAM4-Signalisierung
    Unterstützt FLITs fester Größe, die eine hohe Bandbreiteneffizienz ermöglichen
  • Implementiert Forward Error Correction (FEC) mit niedriger Latenz für eine robuste Verbindung
  • Interne Datenpfadgröße skaliert automatisch nach oben oder unten (256, 512, 1024 Bits), basierend auf maximaler Link-Geschwindigkeit und -Breite, für reduzierte Gate-Anzahl und optimalen Durchsatz
  • Abwärtskompatibel zu PCIe 5.0, 4.0 und 3.0/3.1
  • Unterstützt Endpunkt-, Root-Port-, Dual-Mode- und Switch-Port-Konfigurationen
  • Integrierte IDE, optimiert für Leistung

 

Quelle: Rambus Delivers PCIe 6.0 Controller for Next-Generation Data Centers | TechPowerUp

Kategorien
Allgemein Der Tag im Überblick: Alle Meldungen Technologie webweites

AMD sieht noch mindestens 10 Jahr für Silizium

AMD will in den nächsten zehn Jahren nicht auf exotische Materialien für CPUs zählen, Silicon ist immer noch der beste Freund von Computing.

AMDs leitender Vizepräsident der AMD-Rechenzentrumsgruppe Forrest Norrod sagte auf der HPC-Konferenz zu Rice Oil und Gas, dass Graphen zwar ein unglaubliches Versprechen für die Welt des Computing hat, dass es jedoch wahrscheinlich zehn Jahre dauern wird, bis solch exotisches Material genutzt wird. Wie Norrod sagt, hat Silizium immer noch einen recht einfachen – wenn auch immer komplexeren – Weg bis zu 3 Nanometer Dichten. Laut der Hersteller können Hersteller ihre Produktionsknoten weiter verkleinern. Die durchschnittliche Zeit zwischen Knotenübergängen beträgt etwa vier oder fünf Jahre – was den Sprung auf 5 nm und dann auf 3 nm genau 10 Jahre erscheinen lässt von jetzt an, wo Norrod erwartet, zwei zusätzliche schrumpfende Knoten für den Herstellungsprozess durchlaufen zu müssen.

Natürlich wird Graphen als der nächstbeste Kandidat für die Übernahme der Position von Silizium im Herzen unserer komplexeren Hochleistungselektronik gefeiert. Dies ist teilweise auf seine hohe Leitfähigkeit unabhängig von Temperaturschwankungen und seinen unglaublichen Schaltwiderstand zurückzuführen. Es wurde festgestellt, dass er mit Terahertz-Schaltgeschwindigkeiten arbeiten kann. Es handelt sich um ein 2D-Material, was bedeutet, dass Implementierungen davon in abgelagerten Graphenplatten über einem anderen Material erfolgen müssen.

High Performance Computing Conference - Forrest Norrod

Natürlich geht es auch um das Quanten-Computing, bei dem Norrod einen behutsamen, bedachten Ansatz verfolgt: Er geht davon aus, dass die Technologie in den nächsten 10 bis 100 Jahren florieren wird, wo wir alle uns einig sein können das dies so ist. Obwohl das Quanten-Computing besonders auf bestimmte Workloads ausgerichtet ist und die genannten „traditionellen“ Verarbeitungskonzepte und -ansätze nicht vollständig ersetzen kann. Es ist eine Technologie, die parallel zum traditionellen Computing (auch wenn dies mit exotischen Materialien erreicht wird) entwickelt werden sollte.

Quelle: PCGamesN, techpowerup

Kategorien
Der Tag im Überblick: Alle Meldungen

Verzögerung bei Intels 10 nm Cannon Lake Prozessoren

Intel wird, laut diverser Angaben, zum dritten mal die Auslieferung der ersten Prozessoren im 10 Nanometer Silizium Herstellungsprozess verschieben.

Die Prozessoren der Cannon Lake Generation, werden voraussichtlich erst Ende 2018 verfügbar sein. In dieser Zeit können wir die Erweiterung der MSDT-Serie (Mainstream-Desktop) um einen 8-Kern CPU erwarten. Für uns ist es eine gewisse Erleichterung, da Intel auf eine ordentliche Entwicklung der 10 nm Prozessoren setzt. Auch die Verkleinerung von 22 nm auf 14 nm beherbergte damals Probleme. So ist es nicht verwunderlich, dass die Entwicklung bei Intels Prozessoren eine längere Zeit in Anspruch nimmt.

Hersteller sind weniger begeistert von „Cannon Lake“ und überlegen, direkt auf den „Ice Lake“ zu setzen. Das ist nicht das erste Mal, dass OEM Firmen eine CPU-Generation überspringen. Dies gab es schon bei der 5. Generation von Intel mit dem Codenamen „Broadwell“. Dort waren Notebook und MSDT-Segemente betroffen.

Quelle: techpowerup

Die mobile Version verlassen