SiPearl hat diese Woche die Zusammenarbeit mit Open-Silicon Research bekannt gegeben, um die nächste Generation von SoC zu produzieren, die für HPC-Zwecke entwickelt wurde. SiPearl ist Teil des Teams der European Processor Initiative (EPI) und ist für das Design des SoCs selbst verantwortlich, das als Basis für den europäischen Exascale-Supercomputer dienen soll. Von der Partnerschaft mit Open-Silicon Research verspricht sich SiPearl einen Service, der alle IP-Blöcke integriert und beim Tape-out des Chips hilft, sobald dieser fertig ist. Als Termin ist das Jahr 2023 vorgesehen, beide Unternehmen erwarten jedoch, dass der Chip bis zum 4. Quartal 2022 ausgeliefert werden kann.
Der sogenannte Rhea trägt einen 72-Kern-Arm-ISA-basierter Prozessor mit Neoverse-Zeus-Kernen, die über ein Mesh miteinander verbunden sind. Es wird 68 Mesh-Netzwerk-L3-Cache-Slices zwischen allen Kernen geben. All das wird mit TSMCs 6-nm-Extrem-Ultraviolett-Lithographie (EUV)-Technologie für die Silizium-Herstellung gefertigt werden. Das Rhea-SoC-Design wird ein 2,5D-Packaging mit vielen aneinandergereihten IP-Blöcken und HBM2E-Speicher auf dem Die verwenden. Es ist nicht bekannt, welche Konfiguration von HBM2E genau vorhanden sein wird. Das System wird auch Unterstützung für DDR5-Speicher bieten und somit zweistufigen Systemspeicher durch die Kombination von HBM und DDR ermöglichen. Wir sind gespannt, wie das finale Produkt aussehen wird und warten nun auf weitere Updates zu dem Projekt.
